即将到来的2024年，一些新的半导体技术将取得重要突破，例如背面供电芯片、硅光子超高速芯片、量子芯片、光刻胶金属氧化物抗蚀剂等。虽然这些技术都是半导体细分领域的微创新，但它们的一小步可能跟整个半导体产业链带来重大改变。2024年有很多不确定性，但也将是充满机会的一年，让我们充满期待吧。背面供电芯片2024年上半年，英特尔将在Intel 20A制程节点首次采用背面供电技术。紧随其后的是台积电和三星。台积电将在2nm工艺上采用背面供电解决方案。三星背面供电技术BSPDN将在2nm或者1.4nm工艺上采用。英特尔代号为“Blue Sky Creek”的PowerVia背面供电测试芯片（图片来源：英特尔）传统的正面供电技术要求信号和电源线路在晶圆正面，对金属层引脚间距有要求，限制了芯片面积微缩。为使芯片制程继续缩小，背面供电技术走进了人们的视野，该项技术能够将信号和电源线路分离，将电源线路转移到背面优化，从而提供更高效的电源供应、更低温度和更灵活的芯片布局。首个采用背面供电芯片的推出，将吸引各大芯片制造商的关注和投入，可能会引发新一轮先进制程的竞争。高数值孔径光刻机ASML将在2024年推出高数值孔径（High NA EUV）光刻机，引发各大先进制程玩家争相抢购。英特尔已经订购了第一台ASML NA EUV光刻机的实验室版本，正在评估是否用于Intel 18A制程的量产。此外，台积电和三星都在争相购买正式版本的High NA EUV光刻机，用于2nm及以下制程。High NA EUV光刻机能使光学系统的数值孔径提升至0.55，达到比传统掩模版更高的精度和光刻速度，是生产2nm及以下制程节点的关键设备。因此，High NA EUV光刻机的正式推出，为先进制程节点的进一步下探提供了技术基础。ASML光刻机发展流程（图片来源：ASML）然而，先进制程玩家在使用High NA EUV光刻机的过程中，必须克服成本价和耗电量的挑战。在1nm之前，采用高数值孔径单次曝光的成本会高于采用低数值孔径的多次曝光。此外，High-NA EUV光刻机对于光源的需求大幅提升，耗电量将从1.5兆瓦提升到2兆瓦。虽然先进制程“三大家”争先购买High NA EUV光刻机，但具体何时采用，还是未知。2nm EUV光刻胶MOR2nm EUV光刻胶金属氧化物抗蚀剂（MOR）的主要生产商Inpria 2024年MOR的产能将达10000加仑，可以满足3000万晶圆的曝光，其MOR光刻胶在2022年整年的产能仅为2000加仑。2nm EUV光刻胶MOR（图片来源：Inpria）2nm制程领域所使用的 EUV光刻胶主要有两种，第一种是继续采用7nm EUV光刻机的化学扩增抗蚀剂（CAR），第二种是采用新的金属氧化物抗蚀剂（MOR）。随着英特尔、台积电、三星等半导体巨头开始采购能实现2nm工艺的ASML High NA EUV光刻机，2nm EUV光刻胶MOR也将迎来新一轮的采购潮。量子芯片量子芯片是实现量子计算的核心部件，也成为了众多AI企业关注的焦点。IBM计划在2024年实现100量子比特的实际应用质量达到电路深度水平。为了实现这一目标，IBM 将在美国、加拿大、日本和德国建立八个量子计算中心。IBM希望在2024年底，实现每个Heron处理器在单一量子电路中能够执行五千次操作。IBM量子发展路线图以延长至2033年（图片来源：IBM）虽然，量子芯片被视为处理海量数据的新路径，但由于其运行环境过于苛刻，距离大规模应用尚需时日。但是，随着AI技术的不断演进，业内对于量子芯片的需求也越发高涨。数据显示，2024年，人工智能市场将飙升至惊人的5543亿美元，较高的市场需求或将带动量子芯片的新一轮快速发展。硅光子超高速芯片台积电瞄准2024年即将到来的硅光子超高速芯片商机，已经组建了一支约200人的研发团队，并将携手博通、英伟达等大客户共同开发硅光子技术、光学共封装等新产品。该技术适用于45nm到7nm的芯片制程，预计2024年下半年迎来大单。
